ࡱ> J( / 0DArialngspLv 0( 0"DTahomagspLv 0( 0" DWingdingspLv 0( 0 a . @n?" dd@  @@`` 4'    "$&!  '%# 0AA@8ʚ;ʚ;g4IdIdv 0Vppp@ <4dddd` 0L g4ddddv 08p@ pp<4!d!d` 0L|___PPT10\ pp." aluno....t___PPT9VN<0 8    * *00 d  @?  %O  =w=Universidade da Beira Interior\ Processadores Fail-Stop Trabalho realizado por: Rui ferreira N 15039 Eng. InformticanZZZ@Z % ( DProcessadores Fail-Stop$ Definio: Processador Fail-stop: quando ocorre uma falha no n (processador) este tem o comportamento de parar de executar Efeitos visveis de uma avaria num processador fail-stop: Pra de executar Dados internos e do armazenamento voltil associados ao processador so perdidos; Memoria estvel no afectada Qualquer processador pode detectar a avaria de um processador fail-stop q< [;qH d Processadores Fail-Stop$ Como no possvel tolerar um nmero indefinido de falhas, a soluo aproximada a implementao de um processador k-fail-stop com o uso de k+1 processadores Processador K-Fail-Stop: um sistema computacional que se comporta como um processador fail-stop desde que falhem menos que k+1 processadores. Ex: Se k=1 conseguimos construir um sistema em que pode falhar um n se tivermos 2 processadores Limitaes para Implementao de um processador K-Fail-Stop: Depender da confiabilidade do sistema de armazenamento de informaes;P1ZaZ2ZZZHZt [ a?H> y K Processadores Fail-Stop  XExistem processadores que controlam o suporte de armazenamento, designados por storage processor (s-processador); Existem outros processadores responsveis pela execuo dos programas (processos), estes designados por p-processador; Se o s-processador funciona correctamente ento a implementao do processador K-fail-stop simplificadabyjO h j>  Processadores Fail-Stop  Duas maneiras de Implementao de um processador K-Fail-Stop: Implementao com Armazenamento Estvel Fivel (caso em que se assume que o s-processor nao falha) Implementao com Armazenamento Estvel No Fivel (caso em que se assume que o s-processor pode falhar) A/537A/537        P1 R Z  .Implementao com Armazenamento Estvel Fivel// bCondies de implementao constitudo por K+1 p-processadores e 1 s-processador K+1 p-processadores podem falhar de maneira arbitraria S-processador no falha (fivel) Processadores comunicam entre si atravs de mensagens p-processadores e s-processador esto conectados por uma rede de comunicao fivel As mensagens so autenticadas (emissor identificvel) relgios so sincronizados e  o atraso mximo de comunicaoUPXPP8 X 6 U 6 @ .Implementao com Armazenamento Estvel Fivel//  Para que esta implementao funcione: necessrio que todos os processadores faam os mesmos pedidos ao pocesso-s e este acede ao armazenamento estvel Deteco da falha: Mensagens diferentes; Timeout; No recebimento de mensagem; Cuidado com falhas Bizantinas!'u< & u < GAlgoritmo para processador K-Fail-Stop com armazenamento estvel fivelHH  "1. Para escrever no armazenamento estvel, um p-processo pj envia uma mensagem de escrita ao s-processador 2. Para ler do armazenamento estvel, um p-processo pj: envia uma mensagem de leitura ao s-processador e usa o valor recebido. Os p-processadores esto constantemente em comunicao com o s-processador, com envio de mensagens 3. O s-processo s, ao receber um pedido de todos os p-processos: R: conjunto de pedidos recebidos em tempo prprio If |R|= k+1  todos os pedidos so idnticos  todos os pedidos so de processos diferentes  failed then if pedido de escrita then escreve o valor if pedido de leitura then envia valor para todos os p-processos cuja requisio est em R else failed = trueP<P: 0 5 I c A0 " ""."" " """""""A"" "  . A Comentrios sobre o Algoritmo S-processo s executa a operao na memria estvel se o processador K-Fail-Stop no falhou No caso de todos falharem de maneira maliciosa o armazenamento estvel pode escrever esse valor como correcto, mas para tal, TODOS os p-processos precisam de escrever o mesmo valor incorrecto!$ ;  .Implementao sem Armazenamento Estvel Fivel// Condies de implementao s-processo no fivel necessrio implementar um s-processador fivel, que ser feito atravs de mltiplos s-processadores p-processadores e s-processsdores podem falhar de maneira arbitrria Para implementar um processador fail-stop necessrio no mnimo: K+1 p-processadores 2k+1 s-processos p-processadores e s-processador esto conectados por uma rede de comunicao fivel $P&PWP  %V,  .Implementao sem Armazenamento Estvel Fivel//$Cada um dos p-processos executa o mesmo programa Deteco da falha: Pelos s-processos quando p-processo escreve para o armazenamento estvel Processador fail-stop falha quando: Desacordo em algum dos k+1 p-processos na operao de escrita; Timestamp/datas de chegada incompatveis; xEJ%jEJ$ j .Implementao sem Armazenamento Estvel Fivel//$Caso o processador fail-stop tenha falhado e se ocorre a falha de: H1. Menos de k+1 p-processos: ocorrer um desacordo entre os valores dos diferentes p-processos, pelo menos um p-processo enviar um valor correcto; H2. Menos de k+1 s-processos: a maioria de s-processos no falhou; H3. At k processos no total: pode-se ter a certeza que pelo menos 1 p-processo est a funcionar correctamente e que a maioria dos s-processos est a funcionar; D{C x #  .Implementao sem Armazenamento Estvel Fivel//$Caso o processador K-fail-stop no tenha falhado desejado que: A operao de actualizao ser executada por todos os processos-s no defeituosos; cada p-processo envia um pedido a cada um dos processos-s Concordncia na tomada de deciso por parte dos processos-s em relao aos valores recebidos dos processos-p. Isto pode ser formalizado da seguinte forma: Se pj no defeituoso, ento todo processo-s no defeituoso recebe o pedido de pj A8UAV ;  L   .Implementao sem Armazenamento Estvel Fivel//$Se os processos-s sk e sl so no defeituosos, ento ambos concordam com todo o pedido recebido de pj uma deciso complexa, devido possibilidade de avarias maliciosas de processos-s e processos-p fc  K c GAlgoritmo para processador K-Fail-Stop sem armazenamento estvel fivelHH  "1. Para escrever no armazenamento estvel, um p-processo pj inicia um acordo bizantino com todos os s-processos 2. Para ler do armazenamento estvel, um p-processo pj: broadcast o pedido para os s-processos usa o valor maioritrio (obtido de no mnimo k+1 s-processos) f= k f  "0 b GAlgoritmo para processador K-Fail-Stop sem armazenamento estvel fivelHH  "j3. Um s-processo si, ao receber um pedido de todos os p-processos: M = conjunto de pedidos recebidos if o pedido de leitura then envia valor pedido para todos os p-processos cuja requisio est em M if pedido de escrita then if |M| = k+1  todos os pedidos so idnticos  todos os pedidos so de processos diferentes  failed then escreve o valor else failed = true envia mensagens  halt para todos os p-processos xCs 0"J """ ""-"" """"E"eJ  .    Concluses$   " cEm ambas as implementaes a avaria do processador K-Fail-Stop detectada por um processo-s A avaria detectada durante a tentativa de escrita no armazenamento estvel As actualizaes so realizadas apenas se o processador k-fail-stop considerado no ter falhado Necessidade de sincronizao dos relgios (timestamp, tempo mximo de transmisso) d]"" M"" b"" S"" "3 & Concluses$  $"$Implementao com Armazenamento Estvel Fivel Sem falhas arbitrrias e s-processador fivel: K+1 p-processadores e 1 s-processador Implementao com Armazenamento Estvel Fivel Com falhas arbitrrias: K+1 p-processadores 2k+1 s-processadores0/&/)/ /"&""/" ") " >I   s/ !"#$ % & ' ( )*+, ` 33PP` 13` 3333` Q_{` 333fpKNāvI` j@v۩ῑ΂H>?" dd@,?n<d@ `7 `2@`7``2 n?" dd@   @@``PR    @ ` ` p>>    c (    <" J 0   T0d" J 0   <"U_ J 0   Td">& J 0   N\"P J 0   < "p J 0   C x?d?"bUv J 0    < #" `   Y%Clique para editar o estilo do ttulo& &@   0d "   nClique para editar os estilos de texto do modelo global Segundo nvel Terceiro nvel Quarto nvel Quinto nvel8   o   6@d "]} d `*0   6 d "] }  d b*0   6ld "]T} d b*0B  s *޽h ? 333380___PPT10.(г% H1_Modelo de apresentao predefinido   [ S ` (  T +  "+bb P@ # "Dwoh  s *"PP  Bd" P@bb P 0  # "Nyh  s *"P    Bd"P 0 z   <" a*h   s *"    f?d?"+)   BU ?#" ` p  Y%Clique para editar o estilo do ttulo& &   0`X " `    r>Faa clique para editar o estilo do subttulo do modelo global? ?  6] "`p   d* 0  60a "`p   f*"0  6d "`  f*"0B  s *޽h ? 333380___PPT10.(г%0 P(    0e P   e T*    0Xe    e V*  d  c $ ?  e  0e  0 e RClick to edit Master text styles Second level Third level Fourth level Fifth level!    S   6!d _P  e T*    6s _  e V*  H  0޽h ? 3380___PPT10.p " 0 6(   ~  s *T e    e x  c $e ; ` e H  0޽h ? 33___PPT10i.,&F+D=' J= @B +  p $(   r  S p     r  S \q    H  0޽h ? 3333___PPT10.8. ..6 .i+D=' J= @B +  40(  4x 4 c $8,d    d x 4 c $,d   d H 4 0޽h ? 3333___PPT10i.i+D=' J= @B +  <0(  <x < c $e    e x < c $he   e H < 0޽h ? 3333___PPT10i.i+D=' J= @B +  @0(  @x @ c $Bd    d x @ c $dCd   d H @ 0޽h ? 3333___PPT10i.i+D=' J= @B +  D0(  Dx D c $x     x D c $$    H D 0޽h ? 3333___PPT10i.i+D=' J= @B +   H0(  Hx H c $     x H c $    H H 0޽h ? 3333 ___PPT10.z aluno2explicar esta afirmaao a.)0H/o.i+D=' J= @B +   0P0(  Px P c $\d    d x P c $d  < d H P 0޽h ? 3333___PPT10o. alunoexplicar e referir que os processsadores tao sempre a enviar msg.. acrescentar no ponto 2 a.7 .i+D=' J= @B +   PT0(  Tx T c $t     x T c $0    H T 0޽h ? 3333___PPT10i.i+D=' J= @B +  pX0(  Xx X c $̷     x X c $̷    H X 0޽h ? 3333___PPT10i.i+D=' k= @B +   \0(  \x \ c $      x \ c $,     H \ 0޽h ? 3333___PPT10i.i+D=' J= @B +   d0(  dx d c $@     x d c $    H d 0޽h ? 3333___PPT10i.i+D=' J= @B +    t0(  tx t c $(ue    e x t c $Ye   e H t 0޽h ? 3333___PPT10i.i+D=' J= @B +  xF(  xx x c $R      x c $    "p`PpH x 0޽h ? 3333___PPT10i.i+D=' J= @B +  lF(  lx l c $\      l c $ a    "p`PpH l 0޽h ? 3333___PPT10i.i+D=' J= @B +}   p$(  pr p S a    a r p S a   a H p 0޽h ? 3333___PPT10i.oPp}+D=' J= @B +  @|F(  |x | c $e    e  | c $.a   e "p`PpH | 0޽h ? 3333___PPT10i.i+D=' = @B +  `F(  x  c $ba    a   c $$Ya   a "p`PpH  0޽h ? 3333___PPT10i.i+D=' = @B + 0 $(  X  C      S h 0   X Implementao de um processador k-fail-stop sem armazenamento estvel fivel Neste modelo de implementao, no se supe que o s-processador fivel. No entanto, para implementar um processador k-fail-stop necessrio implementar um s-processador fivel, portanto, so necessrios vrios s-processadores. Neste modelo, assume-se que tanto os p-processadores como os s-processadores podem falhar de maneira arbitrria, inclusive maliciosas. Neste modelo alm dos k+1 p-processadores, so necessrios no mnimo de 2k+1 s-processadores. Tal como no caso anterior, os p-processadores e os s-processadores esto conectados por uma rede de comunicao fivel, a origem das mensagens pode ser determinada pelos receptores e que os relgios de todos os processadores (p-processadores e s-processadores) esto sincronizados e correm mesma velocidade.YN N  H  0޽h ? 3380___PPT10.ppF 0 (  X  C    e  S Дa 0  e 7Para um p-processador escrever na memria estvel, este inicia um acordo bizantino com todos os outros s-processadores. Para um p-processador ler da memria estvel, faz um broadcast do pedido para os s-processadores e usa o valor maioritrio. Este valor maioritrio obtido de no mnimo k+1 s-processadores. $8I  H  0޽h ? 3380___PPT10.p 0 @ (  X  C    e  S e 0  e " H  0޽h ? 3380___PPT10.p,0 SK(  X  C    eK  S ` 0  e Processadores Fail Stop Em geral, os esquemas de tolerncia a falhas em sistemas distribudos fazem suposies acerca do comportamento do n (processador). Supe-se que quando um n falha, este no ir executar operaes invlidas, deixando simplesmente de funcionar. Processadores que se comportam deste modo so denominados processadores fail-stop. Definio do problema Um processador fail-stop caracterizado pelo seu modo de avaria extremamente simples. Os efeitos visveis de uma avaria num processador fail-stop so: 1. Pra de executar 2. Os dados internos e os dados do armazenamento voltil associados ao processador so perdidos; a memoria estvel no afectada 3. Qualquer processador pode detectar a falha de um processador fail-stop vJIB  H  H  0޽h ? 3380___PPT10.pp0 (  X  C    e  S P 0  e nComo os processadores no possuem estas caractersticas, e estas so necessrias a um esquema tolerante a falhas e no possvel tolerar um nmero indefinido de falhas, a soluo ser construir uma aproximao de um processador fail-stop ideal. Dado isto, a soluo aproximada a implementao de um processador k-fail-stop que se define como um sistema que se comporta como um processador fail-stop desde que falhem menos de k+1 processadores. Limitaes para implementao de um processador fail-stop Para a implementao, importante a interaco do armazenamento estvel com o processador fail-stop. O funcionamento de um processador fail-stop depender da confiabilidade do sistema de armazenamento de informaes, pois o processador fail-stop ir escrever e ler para/do armazenamento estvel, alm de o utilizar para comunicar com os outros processadores do sistema.$o:sH  0޽h ? 3380___PPT10.tPb0 r(  X  C    d  S T 0  d tO armazenamento estvel um meio de armazenamento que controlado por um dispositivo que capaz de executar instrues, como read e write. Existem processadores que controlam o suporte de armazenamento, designados por storage processor (s-processador). Alm destes processadores existem outros processadores, responsveis pela execuo dos programas (processos), designados por p-processadores. Assim, existem processadores para correrem os programas e outros para controlar o suporte de armazenamento. Um armazenamento estvel pode no funcionar correctamente se o suporte de armazenamento no funcionar correctamente ou se s-processador no funciona. Assim, se o armazenamento estvel no funcionar isso implica que o s-processador no est a funcionar correctamente. Se o s-processador est a funcionar correctamente, ento a implementao de um processador k-fail-stop simplificada. No entanto, se o s-processador puder falhar, ento a implementao de um processador k-fail-stop deve ser tomada em considerao.Z  qH  0޽h ? 3380___PPT10.v0z@ 0 (  X  C      S < 0   Assim, existem duas maneiras d implementao de um processador K-fail-stop: 1. Implementao com armazenamento estvel fivel 2. Implementao com armazenamento estvel no fivel.w+ ? jH  0޽h ? 3380___PPT10.v`Ŕ 0 V N (  X  C    N  S (f 0    Implementao de um processador k-fail-stop com armazenamento estvel fivel Neste modelo de implementao, o s-processador funciona correctamente e no falha. Um processador k-fail-stop constitudo a partir de k+1 processadores que podem falhar de maneira arbitrria e de um s-processador que como j referimos fivel, ou seja, no falha. Os k+1 p-processadores e o s-processador esto conectados por uma rede de comunicao fivel e comunicam entre si atravs de mensagens. A origem de uma mensagem pode ser autenticada pelo seu receptor, o que significa que um processo malicioso no pode alterar uma mensagem e envi-la a outro processo sem o receptor detectar. assumido que os relgios dos p-processadores no defeituosos e do s-processador esto sincronizados e correm mesma velocidade. Tm como valor  para atraso mximo de comunicao, caso a mensagem no seja enviada por um processador neste perodo de tempo, originar a uma falha por timeout.OyH  0޽h ? 3380___PPT10.vPe0 " (  X  C    d  S   0  d ~Para que a implementao funcione neste esquema, necessrio que todos os p-processadores faam os mesmos pedidos ao armazenamento estvel. Estes pedidos so feitos ao s-processador que acede ao armazenamento estvel. Como todos os p-processadores fazem os mesmos pedidos e o s-processador no falha, possvel detectar a avaria de algum p-processador. A avaria detectada pelo s-processador se algum dos pedidos dos k+1 p-processadores for diferente ou atravs de timeout ou por no recebimento de algum pedido. Quando uma avaria detectada, todos os pedidos para operaes no armazenamento estvel so ignoradas e o sistema pra, no realizando mais operaes. Isto faz com que aquando da deteco de uma avaria em algum dos p-processadores, o sistema no execute operaes errneas, parando simplesmente de executar. No entanto, o s-processador no se deve basear na maioria das mensagens recebidas para detectar falhas, pois isto no funcionar em caso de falhas bizantinas. Como as falhas podem ser maliciosas, a maioria dos k+1 p-processadores enviam o mesmo valor errado, e este ser aceite pelo s-processador como sendo um valor correcto. H  0޽h ? 3380___PPT10.v_(0 d\@(  X  C    d\  S h 0  d Para um p-processador escrever para a memria estvel ou ler da memria estvel, este envia uma mensagem ou de escrita ou de leitura ao s-processador. Os p-processadores e o s-processador esto constantemente em comunicao, enviando pedidos por parte dos p-processadores ao s-processador. O s-processador ao receber um pedido de todos os p-processadores faz vrias verificaes antes de permitir a operao. O s-processador vai verificar se o nmero de pedidos recebidos equivalente ao nmero de p-processadores, se todos os pedidos so idnticos, se todos os pedidos so de processadores diferentes e se anteriormente no falhou, nos pedidos feitos anteriormente. Quando todas estas condies so verificadas, e no se verificou nenhuma falha em qualquer uma das verificaes, ento o s-processador permite a operao de escrita ou leitura pedida pelos p-processadores. Caso tenha sido identificado algum erro em alguma das verificaes, o sistema falha e deixa de poder executar operaes.H  0޽h ? 3380___PPT10.v0tXE 0 `U(  X  C      S Ʒ 0   WCAtravs do algoritmo, podemos verificar que o s-processador s executa uma operao na memria estvel se no ocorreu alguma falha nas vrias condies, ou seja, se o processador k-fail-stop no falhou. No entanto, no caso de todos os p-processadores falharem de maneira maliciosa, enviando todos o mesmo valor errado, este seria reconhecido com valor correcto pelo s-processador e seria permitida a sua escrita na memria estvel. Mas para que isto acontecesse, era necessrio que todos os p-processadores escrevessem o memo valor errado, o que um bocado difcil de acontecer.H  0޽h ? 3380___PPT10.v2\ 0 <4(  X  C    4  S  0   tCada um dos p-processadores executa o mesmo programa e os s-processadores suportam o armazenamento estvel e so usados para detectar avarias no processador fail-stop. Os s-processadores vo armazenar uma cpia de todas as variveis a serem guardadas na memria e a cada actualizao de variveis, todos os s-processadores no defeituosos actualizam as suas variveis. As falhas que podem fazer parar um processador fail-stop so detectadas pelos s-processadores quando os p-processadores escrevem para a memria estvel. Uma falha no processador fail-stop ocorre quando ou algum dos k+1 p-processadores discordam nas operaes de escrita na memria estvel, isto , quando no h concordncia nos valores a escrever pelos diferentes p-processadores ou quando as suas datas de chegada (timestamp) forem incompatveis. Todos estes tipos de falhas so detectados pelos s-processadores. >  z IH  0޽h ? 3380___PPT10.v0=a 0 ,(  X  C      S @ 0   .Vrias hipteses so retiradas quando um processador fail-stop falha. Num primeira hiptese, se falharem menos que k+1 p-processadores, ocorrer um desacordo entre os valores dos diferentes p-processadores, pois pelo menos um p-processador enviar o valor correcto. Sabemos, que pelo menos um processador envia o valor correcto, no sabendo contudo qual esse p-processador. Na hiptese dois, se falharem menos de k+1 s processadores, haver no entanto uma maioria de s-processadores que esto a funcionar correctamente. Na hiptese trs, se falharem at k processadores no total (s-processadores ou p-processadores), pode-se ter a certeza que pelo menos um p-processador est a funcionar correctamente e que a maioria dos s-processadores est a funcionar.,5  H  0޽h ? 3380___PPT10.v b]0 m(  X  C      S Ha 0   oICaso o processador k-fail-stop no tenha falhado, deseja-se que a operao de actualizao seja executada por todos os s-processadores no defeituosos. Como os p-processadores esto a executar o mesmo programa (e os relgios esto sincronizados), cada um dos p-processadores em funcionamento envia um pedido aproximadamente ao mesmo tempo a cada um dos s-processadores. pretendido que cada s-processador tome a mesma deciso em relao aos valores recebidos dos p-processadores, isto , que haja concordncia na tomada de deciso pelos vrios s-processadores relativamente aos valores recebidos dos p-processadores. Isto formalizado da seguinte forma: Se pj no defeituoso, ento todo s-processador no defeituoso recebe o pedido de pj. Se os s-processadores sk e sl so no defeituosos, ento ambos concordam com todo o pedido recebido de pj. No entanto, esta deciso de concordncia sobre os valores enviados pelos p-processadores aos s-processadores complexa, pois como j foi referido anteriormente, existe a possibilidade de avarias maliciosas de s-processadores e p-processadores. OKtNJH  0޽h ? 3380___PPT10.vc0 p (  X  C    e  S me 0  e " H  0޽h ? 3380___PPT10.vi0 iaP(  X  C    ea  S [a 0  e Ao avaliarmos ambas as implementaes podemos concluir que a avaria do processador k-fail-stop detectada por ambas as implementaes atravs do s-processador e durante a tentativa de escrita na memria estvel. Em ambas, existe uma sincronizao dos relgios, possuindo um valor predefinido para atraso mximo de comunicao (timestamp). Em especfico, para a implementao de um processador k-fail-stop com armazenamento estvel, necessrio no mnimo de k+1 p-processadores que podem falhar de maneira arbitrria e de um s-processador fivel. Para a implementao de um processador k-fail-stop sem armazenamento estvel, necessrio no mnimo de k+1 p-processadores e de 2k+1 s-processadores e ambos podem falhar de maneira arbitrria. H  0޽h ? 3380___PPT10.v0"j 0 0(  X  C    e  S 4&a 0  e Um s-processador ao receber um pedido de todos os p-processadores faz vrias verificaes antes de permitir a operao do pedido. O s-processador verifica qual o tipo de pedido, se for de leitura, envia o valor pedido para todos os p-processadores que pertencem ao conjunto dos pedidos recebidos. Caso o pedido seja de escrita, verifica se o numero de pedidos igual ao nmero de p-processadores, se todos os pedidos so idnticos e se provm todos de p-processadores diferentes e se no falhou anteriormente, dado que os p-processadores e s-processadores esto sempre em comunicao, atravs da troca de mensagens, caso no tenha sido detectada qualquer falha escrito o valor. Caso tenha ocorrido uma falha enviada uma mensagem de paragem para todos os p-processadores.H  0޽h ? 3380___PPT10.vpOl0  (  X  C    e  S Ne 0  e " H  0޽h ? 3380___PPT10.v i rrPJZkLn q s3vxU{h~!{"CԎNe0H#Dz1F$Tl]n ,Oh+'0& hp   $Universidade da Beira Interior.ivBlendsi Paula Prata133Microsoft Office PowerPoint@pD@pבi@*h G$g  k 4& &&#TNPP2OMi & TNPP &&TNPP    --- !------ !2.s,---~w@A ww0- &Tsv&--=- $Ts^s^T- $^shsh^- $hsrsrh- $rsvsvr---&& 33--- !2,9--- &`&--KK- $`jj`- $jttj- $t~~t- $~~---&& & H&--&&- $I l vIDD- $I v Ikk- $I I- $I I- $I I- $I I- $I I- $I I- $I I $I I&&&- & $ HH&&-&& &&-&&I &&- $I l vIDD- $I v Ikk- $I I- $I I- $I I- $I I- $I I- $I I- $I I $I I&- --&& --- !ohP--- &/&--- $/99/ - $9CC9###- $CMMC&&&- $MWWM)))- $WaaW,,,- $akka///- $kuuk222- $uu555- $888- $<<<- $???- $CCC- $FFF- $JJJ- $LLL- $OOO- $SSS- $WWW- $[[[- $^^^- $bbb- $  fff- $  jjj- $nnn- $))rrr- $)33)vvv- $3==3zzz- $=GG=~~~- $GQQG- $Q[[Q- $[ee[- $eooe- $oyyo- $yy- $- $- $- $- $- $- $- $- $- $- $- $- $- $- $- $##- $#--#- $-77-- $7AA7- $AKKA- $KUUK- $U__U- $_ii_- $issi- $s}}s- $}}- $- $- $- $- $- $- $- $- $- $- $- $- $  - $  - $- $'' $'11'- $1;;1- $;EE; $EOOE- $OYYO- $YccY $cmmc $mwwm- $ww $- $---&& &yC& && --y-- @"Tahomaw@E ww0- 33.42 Universidade da Beira Interior'!  !! # ! .--0-- 33@"Tahomaw@A ww0- .2 XProcessadores . . 2 X+Fail. . 2 X-. . 2 XStop .@"Tahomaw@y ww0- .*2 'uTrabalho realizado por:    .@"Tahomaw@A ww0- .(2 NsRui ferreira N 15039       . .2 uEng. Informtica     .--"System 0-&TNPP &՜.+,0    |On-screen Showo.-s^ ArialTahoma Wingdings%1_Modelo de apresentao predefinidoUniversidade da Beira InteriorProcessadores Fail-StopProcessadores Fail-StopProcessadores Fail-StopProcessadores Fail-Stop/Implementao com Armazenamento Estvel Fivel/Implementao com Armazenamento Estvel FivelHAlgoritmo para processador K-Fail-Stop com armazenamento estvel fivelComentrios sobre o Algoritmo/Implementao sem Armazenamento Estvel Fivel/Implementao sem Armazenamento Estvel Fivel/Implementao sem Armazenamento Estvel Fivel/Implementao sem Armazenamento Estvel Fivel/Implementao sem Armazenamento Estvel FivelHAlgoritmo para processador K-Fail-Stop sem armazenamento estvel fivelHAlgoritmo para processador K-Fail-Stop sem armazenamento estvel fivel Concluses Concluses  Fonts UsedDesign Template Slide Titles#_: Paula PrataPaula Prata  !"#$%&'()*+,-./0123456789:;<=>?@ABCDEFGHIJKLMNOPQRSTUVWXYZ[\]^_`abcdefghijklmnopqrstuvwxyz{|}Root EntrydO)Current UserSummaryInformation(~D&PowerPoint Document(^DocumentSummaryInformation8